芯科技消息（文/方中同）隨著半導體制程技術面臨摩爾定律考驗，不少新一代高速運算芯片開始采用芯片堆棧架構，并整合多種不同的芯片來擴充功能與效能，讓異質(zhì)整合成為不可逆的趨勢。為此，國際半導體產(chǎn)業(yè)協(xié)會宣布成立測試產(chǎn)業(yè)委員會，期望鞏固半導體高端應用可靠度最后防線。

SEMI號召成立的測試產(chǎn)業(yè)委員會，包括聯(lián)發(fā)科、臺積電、聯(lián)電、日月光、硅品、京元電子，以及國際大廠英特爾(Intel)、恩智浦(NXP)、泰瑞達(Teradyne)、愛德萬測試(Advantest)、福達電子(FormFactor)、美科樂電子(MJC)、新思科技(Synopsys)、益華計算機(Cadence)、明導國際(Mentor)等一同參與。

另外，學研界如臺灣清華大學等也加入產(chǎn)業(yè)價值鏈中，SEMI指出，希望結合各界專家、廠商建構完整產(chǎn)業(yè)生態(tài)圈，為共同面臨的技術挑戰(zhàn)找到對策，同時培育擁有下一代測試專長人才。

移動、高效能運算、汽車和物聯(lián)網(wǎng)4大領域成為推動半導體未來成長的新顯學，加上這些應用也帶動人工智能（AI）及5G快速成長，多功、高效能芯片需求倍增。

SEMI分析，整合在同一封裝中的芯片數(shù)量越多，結構越復雜，不僅使找出個別不良芯片難度提高，元件間兼容性與互連也為IC成品可靠度加入許多不確定因子。此外，先進制程成本控制壓力與縮短的上市周期，更顛覆傳統(tǒng)測試方法。

觀察測試產(chǎn)業(yè)趨勢，傳統(tǒng)單一元件個別測試(Final Test)重要性已被晶圓級測試(Wafer Level Test)及系統(tǒng)級測試(System Level Test)取代。SEMI認為，過去以設計角度來提高信號可控制性和可觀察性(Design for Test)，恐被「Test for Design」概念所強化。

「Test for Design」強調(diào)收集測試過程中所產(chǎn)生的數(shù)據(jù)，分析學習后反饋至設計端來減少設計規(guī)范上的錯誤，并縮短開發(fā)時間。未來，設計、制造、封裝、測試將不再呈線性關系，而是一個不停循環(huán)優(yōu)化的過程。但新型態(tài)的測試方式與觀念也衍生了包括業(yè)界共通測試標準與規(guī)范、數(shù)據(jù)分享透明度及安全、測試時間與費用優(yōu)化、測試專業(yè)人才匱乏…等挑戰(zhàn)。

SEMI國際半導體產(chǎn)業(yè)協(xié)會臺灣區(qū)總裁曹世綸指出，“臺灣今年再度以47億美元產(chǎn)值及領先技術穩(wěn)居全球半導體測試市場之首。由于測試不再只是生產(chǎn)流程的一環(huán)，而是扮演確保從設計、制造到系統(tǒng)整合的各生產(chǎn)階段都要符合質(zhì)量要求，并要有效控制開發(fā)成本與時程，半導體產(chǎn)業(yè)急需建立一個解決技術瓶頸的跨界平臺，進而催生具經(jīng)濟規(guī)模的創(chuàng)新商業(yè)模式?！?