由于目前很多單片機(jī)的I/O口具備了15mA以上的驅(qū)動(dòng)能力且價(jià)格比較便宜，因此在大屏幕的設(shè)計(jì)中也采用多處理器方案。系統(tǒng)的基本特點(diǎn)是：一個(gè)顯示組中有多個(gè)處理器，包括一個(gè)主CPU和多個(gè)子CPU，其結(jié)構(gòu)示意圖如圖3 所示。主CPU的任務(wù)是通過(guò)數(shù)據(jù)采集或與外界通信等獲取顯示信息，再傳輸給子CPU，主CPU還負(fù)責(zé)行掃描和發(fā)送顯示同步信息等。子CPU接收主CPU的數(shù)據(jù)信息并存放到內(nèi)部RAM.中，再根據(jù)主CPU發(fā)出的控制信息選擇適當(dāng)?shù)牧休敵隹谶M(jìn)行列掃描。假設(shè)每個(gè)子CPU可用作輸出口的最多引腳數(shù)為m，而每塊LED矩陣的列數(shù)為n，則每塊芯片所能驅(qū)動(dòng)的LED塊最大數(shù)為m/n 這樣，每個(gè)單片機(jī)負(fù)責(zé)一塊或幾塊》LED塊，靈活性強(qiáng)，便于擴(kuò)展，同時(shí)減輕了主CPU的負(fù)擔(dān)，提高了點(diǎn)陣的刷新頻率。

圖3 多CPU控制電路結(jié)構(gòu)示意圖

　　在多畫(huà)面顯示的大屏幕設(shè)計(jì)中，這種方案較為理想，對(duì)不同的顯示畫(huà)面采用單獨(dú)的子CPU進(jìn)行列掃描，再通過(guò)主CPU進(jìn)行統(tǒng)一的行掃描，雖然控制電路使用的元件較多，但電路結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)。

　　2.2 基于CPLD/FPGA的控制電路設(shè)計(jì)方案

　　頻圖像信號(hào)頻率高：數(shù)據(jù)量大，要求實(shí)時(shí)處理，加之LED大屏幕電路的數(shù)字邏輯相當(dāng)復(fù)雜，采用CPLD/FPGA設(shè)計(jì)控制電路，可以簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，便于調(diào)試。 圖3是CPLD/FPGA設(shè)計(jì)控制電路的原理圖。采用CPLD/FPGA器件對(duì)其中的同步控制、主從控制、讀寫(xiě)控制和灰度調(diào)制等大量電路進(jìn)行了集成，使圖像數(shù)據(jù)處理更為快速，圖像更加穩(wěn)定，而且系統(tǒng)結(jié)構(gòu)緊湊，工作可靠性有所提高。

　　虛線以外的其它功能模塊均有CPLD/FPGA編程實(shí)現(xiàn)，將復(fù)雜的硬件電路設(shè)計(jì)通過(guò)軟件編程來(lái)取代。與圖2的單片機(jī)控制電路對(duì)比來(lái)看，電路結(jié)構(gòu)明顯更簡(jiǎn)潔，電路的面積減小及可靠性增強(qiáng)，調(diào)試也更為簡(jiǎn)單，由于CPLD/FPGA可以并行處理多個(gè)進(jìn)程，比起單片機(jī)對(duì)任務(wù)的順序處理效率更高，點(diǎn)陣的刷新頻率也隨之提高。

　　此外，可編程邏輯器件的片內(nèi)資源越來(lái)越豐富，許多器件內(nèi)部都集成了RAM塊，以Altera公司推出的高性價(jià)比FPGA颶風(fēng)EP1C6為例，它的內(nèi)部就集成了20塊RAM.模塊，每塊容量為4Kbit，這些RAM塊可通過(guò)軟件設(shè)置成單端口RAM.，雙端口RAM，F(xiàn)IFO等，滿足系統(tǒng)對(duì)數(shù)據(jù)處理的需要。比如在設(shè)計(jì)灰度調(diào)制器時(shí)，色彩再現(xiàn)的灰度等級(jí)越高，在保持相同的刷新頻率的情況下，對(duì)數(shù)據(jù)的處理速度越高，此時(shí)，可以將FPGA的內(nèi)部RAM.塊設(shè)置成一個(gè)雙端口RAM.作為灰度調(diào)制的緩沖區(qū)，在讀取幀存儲(chǔ)器中的數(shù)據(jù)的同時(shí)，將上次讀取的數(shù)據(jù)進(jìn)行灰度調(diào)制，二者交替進(jìn)行，加快了數(shù)據(jù)的處理速率。在顯示系統(tǒng)集成度和穩(wěn)定性要求較高：圖像灰度級(jí)較多的大屏幕設(shè)計(jì)中，采用可編程邏輯器件設(shè)計(jì)控制電路更方便。

　　另有一些控制電路的設(shè)計(jì)方案綜合運(yùn)用了單片機(jī)技術(shù)和EDA技術(shù)，利用單片機(jī)實(shí)現(xiàn)數(shù)據(jù)的處理、存儲(chǔ)和通信功能，CPLD/FPGA實(shí)現(xiàn)數(shù)據(jù)的灰度調(diào)制、掃描顯示等功能。這種方案對(duì)單片機(jī)和CPLD/FPGA的資源要求都不是很高，電路設(shè)計(jì)也相對(duì)較容易，既保證了顯示效果，又節(jié)約了設(shè)計(jì)成本。#p#分頁(yè)標(biāo)題#e#

        2.3嵌入式系統(tǒng)在大屏幕設(shè)計(jì)中的應(yīng)用

　　由于嵌入式計(jì)算機(jī)技術(shù)具有單片機(jī)無(wú)法比擬的優(yōu)點(diǎn)：指令執(zhí)行速度比普通單片機(jī)高一個(gè)數(shù)量級(jí)，支持大容量的存儲(chǔ)空間：寬范圍的存儲(chǔ)器接口類型，高位寬的數(shù)據(jù)總線，多種外設(shè)通信接口，特別是嵌入式操作系統(tǒng)的使用可以更為有效的管理系統(tǒng)資源的分配，通過(guò)其高效的調(diào)度算法，使得整個(gè)應(yīng)用程序的設(shè)計(jì)可以采用多任務(wù)的方式實(shí)現(xiàn)，極大地提高了系統(tǒng)的運(yùn)行速度和可靠性。 基于Linux的嵌入式系統(tǒng)的控制電路設(shè)計(jì)如圖5所示。

圖5 基于Linux的嵌入式系統(tǒng)控制電路原理圖

　　2.4大屏幕顯示的驅(qū)動(dòng)方案

　　LED大屏幕的驅(qū)動(dòng)方案主要有三種#串行控制驅(qū)動(dòng)方式：并行控制驅(qū)動(dòng)方式以及應(yīng)用高度集成專用芯片驅(qū)動(dòng)。 串行控制驅(qū)動(dòng)方式是將顯示的數(shù)據(jù)通過(guò)串行方式送入點(diǎn)陣驅(qū)動(dòng)電路，其特點(diǎn)是線路連接簡(jiǎn)單，調(diào)試方便，單元的可靠性也較高，串行控制驅(qū)動(dòng)方式可選用的芯片有：MC4094，74LS595，9094等，行驅(qū)動(dòng)要求功率較大，一般采用大功率三極管來(lái)驅(qū)動(dòng)，行掃描可用三-八譯碼器等控制，由于串入并出芯片可級(jí)聯(lián)，為L(zhǎng)ED單元的級(jí)聯(lián)提供了支持。

　　并行控制驅(qū)動(dòng)方式將顯示的數(shù)據(jù)通過(guò)并行方式送入點(diǎn)驅(qū)動(dòng)電路，其優(yōu)點(diǎn)是數(shù)據(jù)的刷新速率快。 并行驅(qū)動(dòng)方式可選74LS374這類的鎖存芯片，采用首尾相連的方式將控制：驅(qū)動(dòng)一并形成。 并行驅(qū)動(dòng)方案控制方便，系統(tǒng)投入成本低。 高度集成的專用驅(qū)動(dòng)芯片例如ZQL9701集行：列控制及一些外圍驅(qū)動(dòng)電路于一身，使單元的控制：驅(qū)動(dòng)更為簡(jiǎn)單，系統(tǒng)的穩(wěn)定性更為可靠，采用ZQL9701將使系統(tǒng)的顯示灰度達(dá)到256級(jí)，但系統(tǒng)成本較高。 對(duì)于中小規(guī)模的生產(chǎn)和應(yīng)用應(yīng)以前兩種驅(qū)動(dòng)方案為主，規(guī)?；a(chǎn)以及要求較高的應(yīng)用場(chǎng)合可選用專用集成芯片驅(qū)動(dòng)。

　　3 結(jié)束語(yǔ)

　　LED大屏幕控制電路的設(shè)計(jì)方案各具特色，實(shí)際工程應(yīng)用中可根據(jù)需要選擇不同的設(shè)計(jì)方案，設(shè)計(jì)單色及灰度等級(jí)不高的大屏幕時(shí)，可采用基于單片機(jī)的設(shè)計(jì)方案，要實(shí)現(xiàn)高難度圖文動(dòng)態(tài)特技顯示和多灰度級(jí)顯示時(shí)，則應(yīng)選擇基于可編程邏輯器件的設(shè)計(jì)方案或基于嵌入式技術(shù)的設(shè)計(jì)方案。#p#分頁(yè)標(biāo)題#e#