一、引言
隨著光電子技術(shù)的飛速發(fā)展，激光雕刻技術(shù)應(yīng)用范圍越來越廣泛，雕刻精度要求越來越高。體現(xiàn)激光材料加工的發(fā)展水平有三個(gè)方面的因素：第一是激光器技術(shù)，即應(yīng)用于激光材料加工的激光器件技術(shù)；第二是激光設(shè)備加工的機(jī)械、控制系統(tǒng)等，即激光加工設(shè)備；第三是激光加工工藝水平。因?yàn)榧す馄骷夹g(shù)已經(jīng)是很成熟的技術(shù)，所以能否對激光設(shè)備進(jìn)行有效的控制以及激光的加工工藝水平成為激光雕刻技術(shù)應(yīng)用的瓶頸。
目前，國內(nèi)專門生產(chǎn)激光雕刻設(shè)備的廠家很多，他們競爭已由激光器技術(shù)轉(zhuǎn)向?qū)す庠O(shè)備和加工工藝的有效控制，能否有效解決如下問題，三維圖形多軸聯(lián)動(dòng)、高速激光掃描和快速推進(jìn)引起的振動(dòng)、掃描幅面大小和掃描精度、激光的同步掃描和往復(fù)掃描錯(cuò)位、復(fù)雜算法和規(guī)則圖形插補(bǔ)問題等，已經(jīng)成為競爭的關(guān)鍵。
二、基于DSP和FPGA的設(shè)計(jì)
針對上述各種問題，結(jié)合多年運(yùn)動(dòng)控制的經(jīng)驗(yàn)，我們設(shè)計(jì)了基于資源豐富的FPGA和功能強(qiáng)大的DSP的運(yùn)動(dòng)控制板卡——MPC03，在激光雕刻調(diào)試中，成功的解決了上述各種問題。
1．MPC03卡電路設(shè)計(jì)在MPC03卡中主要有DSP、FPGA兩個(gè)功能芯片，在DSP周圍擴(kuò)展了多個(gè)FLASH和SRAM來存儲(chǔ)程序和數(shù)據(jù)，每兩個(gè)FLASH和SRAM可以共用一個(gè)片選信號CS，組成高低雙字32位數(shù)據(jù)總線進(jìn)行讀寫，可以提高DSP與MEMORY的通信速度，同時(shí)為FPGA配置了一個(gè)EPROM來存儲(chǔ)下載的程序。連接DSP局部總線和PCI接口的芯片是PCI總線控制器（PCI橋），它包含了一個(gè)128KBit的雙口共享存儲(chǔ)器，來實(shí)現(xiàn)DSP局部總線和PCI系統(tǒng)總線的數(shù)據(jù)交換，另外為其配置了一個(gè)EEPROM來存儲(chǔ)數(shù)據(jù)，同時(shí)本卡順應(yīng)了即插即用接口設(shè)計(jì)趨勢，擴(kuò)展了USB接口。本文提到的DSP和FPGA都是低能耗、低電壓操作，I/O信號電壓是3.3V，而內(nèi)核電壓是1.8V，所以配置了能同時(shí)輸出3.3V和1.8V兩種電壓的電壓調(diào)整器。請參照MPC03卡邏輯結(jié)構(gòu)圖。

FPGA資源充足，性價(jià)比高，能現(xiàn)場重復(fù)多次編程，可以針對不同的小批量客戶的具體要求，靈活地修改設(shè)計(jì)。DSP具有高速浮點(diǎn)運(yùn)算的能力，對S-曲線運(yùn)動(dòng)過程中的數(shù)據(jù)和一些插補(bǔ)算法，進(jìn)行運(yùn)算處理，擺脫對PC機(jī)的依賴，并把處理的數(shù)據(jù)實(shí)時(shí)地與FPGA通信。PCI接口使用比較普遍，總線資源豐富，通訊速度塊、尋址空間大。USB接口可實(shí)現(xiàn)脫機(jī)工作，不必為每塊板卡配置一臺(tái)PC機(jī)，工業(yè)現(xiàn)場使用方便，成本低，符合時(shí)代發(fā)展趨勢。
2、各種功能的實(shí)現(xiàn)
由于本方案確定得當(dāng)，在每一片F(xiàn)PGA芯片上可以實(shí)現(xiàn)四軸功能完全相同但彼此相互獨(dú)立的操作，能夠?qū)崿F(xiàn)多軸聯(lián)動(dòng)，對于平面圖形和三維圖形處理，可以采用兩軸和三軸聯(lián)動(dòng)。
在掃描中，基于開辟的RAM區(qū)，采用位圖象素控制，不僅解決了大幅面圖形的處理，而且實(shí)現(xiàn)了同步掃描中，提高了掃描精度，保證了圖像的雕刻質(zhì)量。
⑴ 采用S曲線實(shí)現(xiàn)平穩(wěn)高速運(yùn)動(dòng)和快速推進(jìn)
在高速往返運(yùn)動(dòng)和快速行推進(jìn)過程中，如果不加技術(shù)處理，如梯形圖所示，在加速度很大的高速運(yùn)動(dòng)過程中，就會(huì)出現(xiàn)振動(dòng)、沖擊，圖形就會(huì)出現(xiàn)不規(guī)則的錯(cuò)位，嚴(yán)重時(shí)就會(huì)出現(xiàn)類似波紋狀的變形。如果將加速度減小，則增速時(shí)間（t2－t1）就很大，由于加工區(qū)在高速段（FH勻速段），這樣就造成有效加工幅面減小。為了解決這個(gè)問題，在變速運(yùn)動(dòng)中采用S曲線，可以使運(yùn)動(dòng)在很短的時(shí)間里，由低速向高速或由高速向低速平緩地過渡。經(jīng)過現(xiàn)場反復(fù)的實(shí)驗(yàn)，在同一設(shè)備上，可以大大的提高工作效率和圖形的加工質(zhì)量。

⑵ 利用位圖象素控制，保證同步掃描和掃描精度
為了存儲(chǔ)大量的掃描數(shù)據(jù)和達(dá)到同步掃描的目的，我們巧妙地利用了FPGA內(nèi)置的2MBit塊RAM資源來存儲(chǔ)每行的圖象數(shù)據(jù)。在本設(shè)計(jì)中，我們開辟了9根地址線尋址的32Bit數(shù)據(jù)總線接口的RAM區(qū)，即16KBit。如果每個(gè)掃描象素為0.1mm，按最高的掃描精度，則理論上掃描幅面可以達(dá)到1.6m。掃描從低位地址向高位地址，從每行的低位向高位依次進(jìn)行。每個(gè)掃描脈沖，步進(jìn)電機(jī)驅(qū)動(dòng)激光頭前進(jìn)一步，同時(shí)從RAM區(qū)中讀取一個(gè)圖形數(shù)據(jù)，并根據(jù)讀取數(shù)據(jù)的‘1’或‘0’的狀態(tài)決定是否開關(guān)光。因?yàn)镈SP每次向FPGA的RAM區(qū)寫入一行圖形數(shù)據(jù)512×32Bit，所以在對這些16KBit數(shù)據(jù)處理期間，DSP不需再向FPGA寫數(shù)據(jù)。不僅大大提高了激光設(shè)備的工作效率，而且也保證了掃描的同步性，對于往復(fù)掃描出現(xiàn)的整體錯(cuò)位，為在軟件上進(jìn)行反向補(bǔ)償也提供了可行性。
在同步掃描時(shí)，為了提高掃描精度，改善圖像質(zhì)量，我們增加了8位激光控制寄存器LCR，通過設(shè)置LCR的大小（0～255），來達(dá)到提高掃描精度的目的，請看如下分析：
位圖像素控制激光開關(guān)存在的問題
舉例分析：假設(shè)位圖數(shù)據(jù)為1010，光斑直徑為Ф0.1mm，單像素脈沖數(shù)5，則步進(jìn)脈沖和激光掃描如下：

從上面圖形分析可以看出：如果完全根據(jù)位圖像素控制，激光脈沖寬度為單像素脈沖數(shù)決定的寬度；由于激光光斑直徑的存在，理論上在開激光點(diǎn)的位置會(huì)出現(xiàn)“過切”現(xiàn)象，即像素為‘1’的點(diǎn)會(huì)吃掉下一個(gè)像素為‘0’的點(diǎn)。
激光開、關(guān)延遲的影響：
1．如果激光開延遲、關(guān)延遲相等，實(shí)際雕刻的圖形將平移；
2．如果激光開延遲>關(guān)延遲（開光慢、關(guān)光快），“過切”會(huì)減??；
3．如果激光開延遲<關(guān)延遲（開光快、關(guān)光慢），“過切”會(huì)增大；
激光脈沖寬度的控制
為了減小或消除以上“過切”現(xiàn)象，在位圖像素為‘1’時(shí)，應(yīng)發(fā)出一個(gè)盡可能短的激光脈沖。這個(gè)激光脈沖寬度由激光驅(qū)動(dòng)電源和激光管的開、關(guān)特性決定。但目前能夠準(zhǔn)確給出激光開關(guān)延遲數(shù)據(jù)的開發(fā)者還不多，可以采用試驗(yàn)的方法確定激光脈沖寬度。參照上圖：在像素為‘1’的第一個(gè)步進(jìn)脈沖下降沿觸發(fā)激光ON，利用計(jì)數(shù)器延時(shí)TL（由激光控制寄存器LCR的低8位設(shè)定）后，將激光關(guān)斷（OFF）。這樣激光脈沖寬度就可以調(diào)節(jié)，而不是單像素脈沖數(shù)的寬度。這樣，通過控制激光脈沖寬度，在像素為‘1’時(shí)發(fā)出一個(gè)激光點(diǎn)（而不是一個(gè)線段），就可以減小上述的‘過切’現(xiàn)象，提高激光雕刻質(zhì)量。
3、系統(tǒng)的抗干擾措施
干擾是工業(yè)現(xiàn)場和實(shí)際應(yīng)用中不可避免的現(xiàn)象，系統(tǒng)的抗干擾性能是系統(tǒng)可靠性的重要標(biāo)志。印刷電路板是器件、信號線、電源線的高度集合體，它設(shè)計(jì)的好壞對抗干擾能力影響很大。在本設(shè)計(jì)中主要采用了以下抗干擾措施：
⑴ 數(shù)、模電路分開：在內(nèi)部電路和外部機(jī)械輸入信號中間采用普通光耦或高速光耦進(jìn)行隔離，將它們的電源和地線分開。
⑵ 配置去耦電容：在關(guān)鍵地方配置去耦電容，如電源輸入端接0.1～47μF貼片電容，慮除不同頻率段的干擾，每個(gè)元器件的電源和地端都配置0.1μF貼片電容等。
⑶ 配置數(shù)字濾波器：對于FPGA芯片的幾個(gè)信號，復(fù)位、報(bào)警、回零等，能引起系統(tǒng)復(fù)位或停止，為了增加系統(tǒng)可靠性，要加數(shù)字濾波器，在此可以用軟件實(shí)現(xiàn)，用VHDL語言使這幾個(gè)信號經(jīng)過幾級D觸發(fā)器（級數(shù)視情況而定），再對各級信號進(jìn)行邏輯與或邏輯或。三、結(jié)束語
隨著光電子技術(shù)和大規(guī)模集成電路的不斷發(fā)展，激光雕刻必將獲得更為廣泛的應(yīng)用，進(jìn)而推動(dòng)DSP和FPGA在相關(guān)領(lǐng)域的應(yīng)用和發(fā)展。在可以預(yù)見的將來，DSP技術(shù)和FPGA必將在航天、通信、激光雕刻等諸多領(lǐng)域中獲得更為廣泛的應(yīng)用，進(jìn)而推動(dòng)著這些技術(shù)的進(jìn)一步發(fā)展。#p#分頁標(biāo)題#e#

參考文獻(xiàn)：
① DSP實(shí)用技術(shù) 蘇 濤 等編 西安電子科技大學(xué)出版社
② 可編程器件應(yīng)用導(dǎo)論 曾繁泰 等編 清華大學(xué)出版社
③ CPLD/FPGA的開發(fā)與應(yīng)用 許志軍 等編 電子工業(yè)出版社
④ PCI系統(tǒng)結(jié)構(gòu) 劉 暉 等譯 電子工業(yè)出版社
⑤ 現(xiàn)代微機(jī)原理與接口技術(shù) 楊全勝 等編 電子工業(yè)出版社